FRINK Linked Data Fragments server

Matches in SemOpenAlex for { <https://semopenalex.org/work/W1488331606> ?p ?o ?g. }

• W1488331606 abstract "Els bucles son la part que més temps consumeix en les aplicacions numèriques. El rendiment dels bucles està limitat tant pels recursos oferts per l'arquitectura com per les recurrències del bucle en la computació. <br/>Per executar més operacions per cicle, els processadors actuals es dissenyen amb graus creixents de replicació de recursos (tècnica de replicació) para ports de memòria i unitats funcionals. En canvi, el gran cost en termes d'àrea i temps de cicle d'aquesta tècnica limita tenir alts graus de replicació: alts valors en temps de cicle contraresten els guanys deguts al decrement en el nombre de cicles, mentre que alts valors en l'àrea requerida poden portar a configuracions impossibles d'implementar. Una alternativa a la replicació de recursos, és fer los més amples (tècnica que anomenem widening), i que ha estat usada en alguns dissenys recents. Amb aquesta tècnica, l'amplitud dels recursos s'amplia, fent una mateixa operació sobre múltiples dades. <br/>Per altra banda, alguns microprocessadors escalars de propòsit general han estat implementats amb unitats de coma flotants que implementen la instrucció sumar i multiplicar unificada (tècnica de fusió), el que redueix la latència de la operació combinada, tanmateix com el nombre de recursos utilitzats. <br/>A aquest treball s'avaluen un ampli conjunt d'alternatives de disseny de processadors VLIW que combinen les tres tècniques. S'efectua una projecció tecnològica de les noves generacions de processadors per predir les possibles alternatives implementables. Com a conclusió, demostrem que tenint en compte el cost, combinar certs graus de replicació i widening als recursos hardware és més efectiu que aplicar únicament replicació. Així mateix, confirmem que fer servir unitats que fusionen multiplicació i suma pot tenir un impacte molt significatiu en l'increment de rendiment en futures arquitectures de processadors a un cost molt raonable. Loops are the main time-consuming part of numerical applications. The performance of the loops is limited either by the resources offered by the architecture or by recurrences in the computation. To execute more operations per cycle, current processors are designed with growing degrees of resource replication (replication technique) for memory ports and functional units. However, the high cost in terms of area and cycle time of this technique precludes the use of high degrees of replication. High values for the cycle time may clearly offset any gain in terms of number of execution cycles. High values for the area may lead to an unimplementable configuration. An alternative to resource replication is resource widening (widening technique), which has also been used in some recent designs in which the width of the resources is increased (i.e., a single operation is performed over multiple data). Moreover, several general-purpose superscalar microprocessors have been implemented with multiply-add fused floating point units (fusion technique), which reduces the latency of the combined operation and the number of resources used. On this thesis, we evaluate a broad set of VLIW processor design alternatives that combine the three techniques. We perform a technological projection for the next processor generations in order to foresee the possible implementable alternatives. From this study, we conclude that if the cost is taken into account, combining certain degrees of replication and widening in the hardware resources is more effective than applying only replication. Also, we confirm that multiply-add fused units will have a significant impact in raising the performance of future processor architectures with a reasonable increase in cost." @default.
• W1488331606 created "2016-06-24" @default.
• W1488331606 creator A5070947972 @default.
• W1488331606 date "2023-07-19" @default.
• W1488331606 modified "2023-10-04" @default.
• W1488331606 title "Recursos anchos: una técnica de bajo coste para explotar paralelismo agresivo en códigos numéricos" @default.
• W1488331606 cites W1491178396 @default.
• W1488331606 cites W1499323045 @default.
• W1488331606 cites W1506303948 @default.
• W1488331606 cites W152254645 @default.
• W1488331606 cites W1524877046 @default.
• W1488331606 cites W1537956714 @default.
• W1488331606 cites W1548958333 @default.
• W1488331606 cites W1555915743 @default.
• W1488331606 cites W1584275669 @default.
• W1488331606 cites W1594665170 @default.
• W1488331606 cites W1605591468 @default.
• W1488331606 cites W1609765068 @default.
• W1488331606 cites W1685698149 @default.
• W1488331606 cites W1816081266 @default.
• W1488331606 cites W188188114 @default.
• W1488331606 cites W1963718362 @default.
• W1488331606 cites W1977601009 @default.
• W1488331606 cites W1994464372 @default.
• W1488331606 cites W1997230820 @default.
• W1488331606 cites W2006097283 @default.
• W1488331606 cites W2023685613 @default.
• W1488331606 cites W2024166156 @default.
• W1488331606 cites W2025288699 @default.
• W1488331606 cites W2037929850 @default.
• W1488331606 cites W2038037303 @default.
• W1488331606 cites W2038529815 @default.
• W1488331606 cites W2040167141 @default.
• W1488331606 cites W2054652902 @default.
• W1488331606 cites W2057108708 @default.
• W1488331606 cites W2063255488 @default.
• W1488331606 cites W2063388447 @default.
• W1488331606 cites W2069173777 @default.
• W1488331606 cites W2072480015 @default.
• W1488331606 cites W2075137135 @default.
• W1488331606 cites W2084451631 @default.
• W1488331606 cites W2087071618 @default.
• W1488331606 cites W2088760722 @default.
• W1488331606 cites W2098452744 @default.
• W1488331606 cites W2103795388 @default.
• W1488331606 cites W2105555051 @default.
• W1488331606 cites W2106472852 @default.
• W1488331606 cites W2108367172 @default.
• W1488331606 cites W2109678121 @default.
• W1488331606 cites W2110549003 @default.
• W1488331606 cites W2111676570 @default.
• W1488331606 cites W2112324761 @default.
• W1488331606 cites W2112833506 @default.
• W1488331606 cites W2114853176 @default.
• W1488331606 cites W2115058083 @default.
• W1488331606 cites W2116299797 @default.
• W1488331606 cites W2119773132 @default.
• W1488331606 cites W2123412205 @default.
• W1488331606 cites W2123502373 @default.
• W1488331606 cites W2126089060 @default.
• W1488331606 cites W2127218465 @default.
• W1488331606 cites W2127609451 @default.
• W1488331606 cites W2128221687 @default.
• W1488331606 cites W2129151831 @default.
• W1488331606 cites W2129962996 @default.
• W1488331606 cites W2133877928 @default.
• W1488331606 cites W2135144597 @default.
• W1488331606 cites W2136520452 @default.
• W1488331606 cites W2137300667 @default.
• W1488331606 cites W2140311411 @default.
• W1488331606 cites W2140515042 @default.
• W1488331606 cites W2140798692 @default.
• W1488331606 cites W2143917519 @default.
• W1488331606 cites W2144481293 @default.
• W1488331606 cites W2150073849 @default.
• W1488331606 cites W2152835688 @default.
• W1488331606 cites W2155583896 @default.
• W1488331606 cites W2156697270 @default.
• W1488331606 cites W2157758640 @default.
• W1488331606 cites W2158967724 @default.
• W1488331606 cites W2161098218 @default.
• W1488331606 cites W2163852930 @default.
• W1488331606 cites W2164797883 @default.
• W1488331606 cites W2166639949 @default.
• W1488331606 cites W2170653240 @default.
• W1488331606 cites W2170803003 @default.
• W1488331606 cites W2208481289 @default.
• W1488331606 cites W2242293693 @default.
• W1488331606 cites W2535861704 @default.
• W1488331606 cites W2538644970 @default.
• W1488331606 cites W2576288252 @default.
• W1488331606 cites W2611703827 @default.
• W1488331606 cites W2788962374 @default.
• W1488331606 cites W2991482330 @default.
• W1488331606 cites W3148529197 @default.
• W1488331606 cites W3203992401 @default.
• W1488331606 doi "https://doi.org/10.5821/dissertation-2117-93312" @default.
• W1488331606 hasPublicationYear "2023" @default.
• W1488331606 type Work @default.
• W1488331606 sameAs 1488331606 @default.

• next