Matches in SemOpenAlex for { <https://semopenalex.org/work/W2742407304> ?p ?o ?g. }
Showing items 1 to 25 of
25
with 100 items per page.
- W2742407304 abstract "L'invention des turbocodes convolutifs en 1991 marqua le debut de nombreuses recherches sur les codes correcteurs d'erreurs. Ces travaux ont notamment abouti a la decouverte du turbo-decodage des codes produits en 1994 et a la renaissance des codes LDPC en 1999. Depuis lors, bien que la recherche algorithmique poursuive son chemin en proposant de nombreux codes et algorithmes de decodage, l'interet des chercheurs pour l'implantation de tels algorithmes sur puce se fait grandissant. En effet, les applications actuelles sont de plus en plus exigeantes en terme de performance, debit, complexite, consommation etc… Afin de repondre a cette demande croissante des applications de telecommunication et malgre l'evolution de la technologie microelectronique, de nouvelles methodes de conception repoussent les limites des performances des systemes de communication. Dans cette these, nous nous interessons a la conception d'architectures paralleles de turbo-decodeurs de codes produits a base de codes algebriques BCH et Reed-Solomon a pouvoir de correction unitaire. Nous avons selectionne l'algorithme de decodage de Chase-Pyndiah pour sa faible complexite et ses performances de decodage. Apres un etat de l'art sur le decodage iteratif des codes produits, nous donnons les contraintes liees au domaine d'application vise, a savoir les communications optiques a tres haut debit (reseau d'acces ou transport). Une exploration des differents niveaux de parallelisme au sein du processus de decodage iteratif nous permet de resituer les architectures existantes dans l'espace de conception. D'autre part, l'exploitation methodique de ces niveaux de parallelisme aboutit a trois nouvelles solutions architecturales de turbo-decodeurs de codes produits. L'un des verrous lors de la conception d'architectures hautement paralle��les de turbo-decodeurs de codes produits est la memoire d'entrelacement. Celle-ci engendre des conflits d'acces et represente une grande partie de la surface totale du circuit. Les architectures auxquelles nous aboutissons permettent de s'affranchir de la memoire d'entrelacement et ainsi d'augmenter les taux de parallelisme jusqu'a O(n²log(n)) pour un code algebrique de longueur n." @default.
- W2742407304 created "2017-08-17" @default.
- W2742407304 creator A5000320277 @default.
- W2742407304 date "2008-01-01" @default.
- W2742407304 modified "2023-09-23" @default.
- W2742407304 title "Conception d'architectures parallèles de turbo-décodeurs de codes produits : de l'exploitation à la mise en oeuvre" @default.
- W2742407304 hasPublicationYear "2008" @default.
- W2742407304 type Work @default.
- W2742407304 sameAs 2742407304 @default.
- W2742407304 citedByCount "0" @default.
- W2742407304 crossrefType "dissertation" @default.
- W2742407304 hasAuthorship W2742407304A5000320277 @default.
- W2742407304 hasConcept C142362112 @default.
- W2742407304 hasConcept C15708023 @default.
- W2742407304 hasConcept C41008148 @default.
- W2742407304 hasConceptScore W2742407304C142362112 @default.
- W2742407304 hasConceptScore W2742407304C15708023 @default.
- W2742407304 hasConceptScore W2742407304C41008148 @default.
- W2742407304 hasLocation W27424073041 @default.
- W2742407304 hasOpenAccess W2742407304 @default.
- W2742407304 hasPrimaryLocation W27424073041 @default.
- W2742407304 isParatext "false" @default.
- W2742407304 isRetracted "false" @default.
- W2742407304 magId "2742407304" @default.
- W2742407304 workType "dissertation" @default.